10.1.B
Altera, "AN 75: High-Speed Board Designs", Noviembre 2001, http://www.altera.com/literature/an/an075.pdf.
10.1.C
Myszne, Jorge; Calvo, Germán; Miguez, Juan Andrés. "Implementación de algoritmos de tratamiento de imágenes en lógica reconfigurable", proyecto de graduación, IIE, 1998.
10.1.D
Clifford E. Cummings, "Coding And Scripting Techniques For FSM Designs With Synthesis-Optimized, Glitch-Free Outputs", 2002, http://www.sunburst-design.com/papers/CummingsSNUG2000Boston_FSM_rev1_2.pdf
10.1.E
Howard, Johnson, Martin Graham, "High-Speed digital design", Prentice-Hall, 1993.
10.1.F
R. Acosta, G. Eirea, S. Louro, "LaTela Video", proyecto de graduación IIE, 1997.
10.1.G
D. Ferrer, R. Gonzalez, R. Fleitas, "Neuro FPGA", proyecto de graduación, IIE, 2003.
10.1.H
J. P. Oliver, A. Fonseca de Oliveira, J. Pérez, R. Canetti, "Síntesis Hardware de Redes ALN para Aplicaciones en Control", VIII RPIC99, Mar del Plata, Argentina, 23 al 25 de setiembre de 1999.
10.1.I
PCI SIG, "PCI Local Bus Specification. Revision 2.2", 1998. http://www.pcisig.com.
10.1.J
Placa RIPP10 Altera en "Altera Programmable Hardware Development Program", http://www.altera.com/html/programs/phd.html.
10.1.K
J.H. Luján, P. Mazzara, J.P. Oliver, F. Silveira. "Registrador de Perturbaciones Para la Red Eléctrica", II Encuentro de Especialistas en Potencia Instrumentación y Medidas, Capítulo de Potencia e Instrumentación y Medidas del IEEE Uruguay, setiembre 1991
10.1.L
J. Saporiti, A. Villavedra, "Controlador de SDRAM", proyecto de fin de curso de Diseño Lógico II, 2003, http://iie.fing.edu.uy/ense/asign/dlp/proyectos/2003/sdram/index.htm.
10.1.M
WISHBONE System-on-Chip Interconnection Architecture for Portable IP Cores Revision: B.3, 2002
10.1.N
W.Bishop, "ARC-PCI Development Environment", 2002, http://www.pads.uwaterloo.ca/~wdbishop/arc-pci/index.html.
ALTERA
Compañia fabricante de FPGAs, herramientas de sintesis y simulación para FPGAs, placas de desarrollo y cores IP.
ARC-PCI
Placa PCI con lógica reconfigurable fabricada por ALTERA. Permite diseñar y probar diseños para el bus PCI de un PC, su arquitectura permite reconfigurarla estando conectada al bus PCI.
BAR
Base Address Register (BAR). Registros de los dispositivos PCI que definen la dirección de comienzo, tamaño y tipo de memoria utilizada. Al prender el PC se hacen ciclos de configuración mediante los cuales se determina la cantidad de memoria requerida por cada dispositivo PCI y se le asigna una direción de comienzo.
Core o Core IP
Los diseños especificados utilizando un lenguaje de descripción de hardware (AHDL, VHDL, Verilog) se denominan cores IP, donde core hace referencia a que es un módulo que tiene una funcionalidad y una interfaz definida y puede ser integrado en otros diseños. IP hace referencia a propiedad intelectual (Intellectual Property), ya que, al especificar un diseño en un lenguaje de descripción de hardware, no se esta plasmando físicamente un diseño, sino que se esta creando su especificación funcional en un lenguaje de descripción de hardware dado. La descripción puede entonces ser sintetizada (llevarla a un circuito eléctrico) en la tecnología deseada.
DOUBLE WORD o DWORD
Dato de 32 bits de ancho o 4 bytes.
Driver
Software controlador de dispositivos que esconde la complejidad y los detalles de cómo funciona su correspondiente dispositivo. Permite acceder a los recursos brindados por el dispositivo utilizando interfaces bien definidos por el sistema operativo.
IIE
Instituto de Ingeniería Eléctrica
IIE-PCI
Placa PCI con lógica reconfigurable diseñada y fabricada en este proyecto. Permite diseñar y probar diseños para el bus PCI de un PC.
Master PCI
El bus PCI se basa en transacciones punto a punto entre dispositivos. El dispositivo que comienza la transacción se llama Master PCI
PCI
Peripheral Component Interconnect(PCI). Especificación que define al bus PCI. Define las interconecciones y los protocolos de transferencia utilizados por placas que se conecten a al bus ubicado en la placa madre.
Testbench
Diseño hardware especificado en algún lenguaje de descripción de circuitos utilizado para testear cores IP.
Target PCI
El bus PCI se basa en transacciones punto a punto entre dispositivos. El dispositivo que acepta una transacción se llama Target PCI.
VHDL
Lenguaje estándar de descripción de circuitos. Permite especificar formalmente un diseño.
WISHBONE
Especificación que define al bus WISHBONE. Define las interconecciones y los protocolos de transferencia utilizados por cores IP de un mismo integrado.
WORD
Dato de 16 bits de ancho o 2 bytes.
XILINX
Compañia fabricante de FPGAs, herramientas de sintesis y simulación para FPGAs, placas de desarrollo y cores IP.